

# ファインパターン回路形成用レジストシステム


## New Resist System for Fine Pitch PCB

レジストの均一薄膜化処理により更なるファイン化を実現

Resist thickness can be uniformly reduced after lamination for fine pitch PCB manufacturing


### 新工法の提案

New Process Proposed



## サブトラクティブ法の更なるファイン化へ

### <均一薄膜化技術>



	処理前	処理1	処理2	処理3
上面 (μm)	37.8 (0.23)	30.1 (0.19)	22.2 (0.18)	14.0 (0.37)
下面 (μm)	37.6 (0.24)	30.2 (0.24)	22.4 (0.32)	14.5 (0.31)

510×610mm基板(24点測定) 表中( )内、標準偏差( )

### <技術比較>

	本システム		薄膜DFR	厚膜DFR
	40μm	10μm	10μm	40μm
(膜厚例)				
ラミネート安定性				
基材追従性		*1	×	
テンティング性		*2	×	
レジスト解像性				×
エッチング解像性				×
エッチング速度				×
コスト			×	
装置・プロセス				

